## ⑩ 日本国特許庁(JP)

①特許出願公開

# 母 公 開 特 許 公 報 (A) 昭60-250639

Solnt Cl.4

識別記号

庁内整理番号

❸公開 昭和60年(1985)12月11日

H 01 L 21/58

6732-5F

審査請求 未請求 発明の数 1 (全4頁)

到特 関 昭59−107086

❷出 願 昭59(1984)5月25日

70発明者 成田 万紀

大津市晴嵐2丁目9番1号 関西日本電気株式会社内

⑪出 願 人 関西日本電気株式会社 大津市晴嵐2丁目9番1号

砂代 理 人 弁理士 江原 省吾 外1名

明 紅 :

1. 発明の名称 ハイブリッド I C

2. 特許請求の範囲

(1) 基板上に上面に比較的小形の半導体ペレットをマウントした比較的大形の半導体ペレットをマウントしたことを特徴とするハイブリッド IC.

- 3. 発明の詳細な説明

イ. 産業上の利用分野

この発明は1つの基板上に複数の半導体ペレットをマウントし配線したハイブリッド1Cに利用される。

ロ、従来の技術

最近電子部品は小形化が著しく、ハイブリッドICも例外ではなく、大規模な回路や複雑な 国路の集積度を上げて小形化することが要求されている。

しかしながら、大規模な国路を1個の1Cペレットに収納するには、現状では関界がある。

そこで、ハイブリッドICは1枚の基板上に復 数のICペレットを可能な限り高密度にマウン トした設計が一般化している。例えば従来の高 密度ハイブリッドICの一例を第1図を参照し ながら説明すると、(1)は1枚の基板で、例 えばセラミックやエポキシ樹脂等の絶縁基板の 上面に配線パターン(図示せず)を形成した配 稼基板である。 (2) 、 (2) 、……は基板(1) の周辺から外方に延びる複数のリード、 (3) 、 (3) 、…は基板 (1) 上にマウントした大 小様々な複数のICペレット、(1)、(1) 、……はICペレット間やICペレット(3)、 (3)、…と基板(1)上の配線パターンの間 、配線パターンとリード(2)、(2)、…の 間、或いはICペレット(3)、(3)、……と リード (2) 、 (2) 、…の間を電気的接続す る複数のポンディングワイヤである。 上起しロペレット (3)、(3)、…は、個

これらを電気的配線してから落板 (1) の周辺 まで含めて樹脂モールド成形成いは、樹脂の粉 体空装等を行って1つの多機能ハイブリッド I C が得られる。

## へ、発明が解決しようとする問題点

占める面積を含めた大きさが必要であり、従って尚更にペレット高密度配置化が難しく、改善 策が要望されていた。

#### ニ. 問題点を解決するための手段

本考案の技術的課題は大小様々な複数の半導体ペレットを1つの基板上により高密度配置して再集積度化したハイブリッド I C を提供することにある。

この技術的課題を解決する本考案の技術的手段は、1つの基板上に複数の半導体ペレットを 多段に積んで三次元的にマウントすることであ る。詳しくは1つの基板上に、1つ又は複数の 比較的小形の半導体ペレットを上面にマウント した比較的大形の半導体ペレットを、1つ又は 複数をマウントすることである。

#### ホ.作用

上記技術的手段によると、1つの基板上におけるペレット専有面積は少なくとも上述の比較 的大形の半導体ペレット上にマウントされる比 較的小形の半導体ペレットの面積分だけ小さく

、それだけ基板上でのペレット密度を上げることができ、ハイブリッド I C のより小形化を可能にする。これを換言すると 1 つの基板上により多数の半導体ペレットのマウントを可能にし、より多機能のハイブリッド I C を得ることが容易になる。

## へ。実施例

本考案の一実施例を第2図に基づき説明する。この第2図の実施例は第1図のハイブリッド
1 C と比較対照したもので、 (5) は絶縁基板上に配線パターン (図示せず)を形成した1枚の基板、 (6)、 (6)、 は装板 (5)の周辺から外方に延びる複数のリード、 (7)、 (7)、 は装板 (5)上にマウントした複数の1 C ペレット、 (8)、 (8)、 になら1 C ペレット (7)、 (7)、 に接板 (5)上の配線パターン、配線パターンとリード (6)、 にないがターン、配線パターンとリード (6)、 でイングワイヤである。この実施例の特徴は大小様々な1 Cペレット (7)、 (7)、 …の内

、比較的大形のものと比較的小形のものを分け、大形のものが例えば4つでこれを下部1 Cベレット (7a) ~ (7d) と称し、小形のものが例えば7つでこれを上部1 Cベレット (7e) ~ (7k) と称すると、基板 (5) 上に上面に上部1 Cベレット (7e) ~ (7d) をついた下部1 Cベレット (7a) ~ (7d) を二次元的にマウントして全体として各1 Cベレット (7) 、 (7) 、 で三次元的にマウントしたことである。第2 図では1つの下部1 Cベレット (7a) 上に1つの上部1 Cベレット (7a) 上に1つの上部1 Cベレット (7c) を、他の各下部1 Cベレット (7f) と (7d) 上に各々2つずつの上部1 Cベレット (7f) と (7f) と (7k) をマウントした例を示す。

下部 I Cペレット (7a) ~ (7d) 上への上部 I Cペレット (7e) ~ (7k) のマウントは、エポキシ州 脂等の絶縁性ペーストを使って行うのが望ましく、基板 (5) 上への下部 I Cペレット (7a) ~ (7d) のマウントは従来同様に観べ

- ストや半田などを使用して行えばよい。また ワイヤボンディングは全1Cペレット (7)、 (7)、……のマウント完了後に行う。

上記機成によると基板 (5)上でのペレット 専有面積は、下部ICペレット (7a)~ (7d)の合計面積だけで決まり、また上部ICペークワイヤの の会計の (7k)のポンディングワイヤの ではない (7a)~ (7d)の実式 (7a)~ (7d)の実式 (7a)~ (7d)の実式 (7a)~ (7d)の実式 (7a)~ (7d)の実式 (7a)~ (7k)の実式 (7a)~ (7k)の実 (7a)の (7k)のの従来 (7a)~ (7k)のの従来 (7a)~ (7k)のの従来 (7a)~ (7k)のの従来 (7a)~ (7k)のの従来 (7a)~ (7k)のでは、 (7a)~ (7a)~ (7a)~ (7a)~ (7a)~ (7a)~ (7a)~ (7a)~ (7a)~ (7d)のでは、 (7d)のでは、

次に上記ハイブリッドICの製造について説 明する。

他の下部ICペレット(7b)~(7d)、上部ICペレット(7l)~(7k)も第3図と同様の要額で製造し、基板(5)上にマウントする。

上記製造例以外に次の一般的製造も考えられる。即ち、下部ICペレット (7a) ~ (7d) 、上部ICペレット (7e) ~ (7k) の全てを個々に製造しておき、先ず基板 (5) 上に 4 つの下部ICペレット (7a) ~ (7d) をマウントする。次に基板 (5) 上にマウントされた下部ICペレット (7a) ~ (7d) 上に対応する上部ICペレット (7e) ~ (7k) をマウントする。

しかし、この案は、第3図に示した案に比べ 次の点を考慮する必要がある。例えばこの案の 場合、基板 (5) 上での下部 I Cペレット (7a) ~ (7d) のマウント時に±50μm程度の位置終 差は避けられない。 徒って上部 I Cペレット (7e) ~ (7k) のマウント時に下部 I Cペレット ト (7a) ~ (7d) の位置を位置計測センサ等で 検出・認識しなければならず、下部 I Cペレット トマウント投債に高価で複雑なものを使用せざ

第3図に望ましい製造工程例を示し、これを 説明する。第3図は1つの下部ICペレット (7a) と1つの上部 I Cペレット (7e) の関係 を示すもので、先ず1つの半導体ウェーハ(9) に複数の下部 I Cペレット (7a) 、 (7a) 、…… を一括形成し(第3図(イ))、他方1つの半 導体ウェーハ (10) に複数の上部 I Cペレット (7e) 、 (7e) 、……を一括形成する (第3図 (ロ))。次に半導体ウェーハ(10)を各ペレ ット毎に和分割して個々の上部ICペレット (7e) 、 (7e) 、---・を用意し(第3図(ハ)) 、この上部ICペレット (7e) 、 (7e) 、…の 1つずつを半導体ウェーハ(9)における細分 割されていない各下部ICペレット(7a)、 ·(7a) 、……上にマウントする(第3図(二)) 。而して後半導体ウェーハ (9) を、各下部IC ペレット (7a) 、 (7a) 、…毎に租分割する (第3図(ホ))。そして上部ICペレット (7e) をマウントした下部ICペレット (7a) を基板 (5) 上にマウントする (第3図(へ))。

るを得ず、しかも作業インデックスが遅くなる。これに対し第3図に示した案の場合、半導体ウェーハ(9)における下部1Cペレット(7a)、(7a)、…は±1μm以下の位置決め精度で配列・配置されているので、この半導体ウェーハ(9)を単にステップ送りするだけで各下部1Cペレット(7a)、(7a)、…上に上部1Cペレット(7e)、(7e)、…を正確にマウントでき、位置計測センサ等の位置検出・認識手段が不要となって設備が簡単、インデックスも連


尚、本考案は上記実施例に限らず、基板上にマウントされる半導体ペレットは I C ペレット 以外のものであってもよく、また全ての半導体 ペレットを基板上に 2 段構造でマウントするも のに限らず、勿論多段構造としてもよい。

ト. 発明の効果


くなる。

本発明によれば基板上にマウントする複数の 半導体ペレットの高宙皮配質化が容易に可能と

第1図



第2図




なり、ハイブリッド1Cの顕著な小形化が図れ る。また同一サイズの基板上により多数の半導 体ペレットのマウントが可能で、従来品と同一 サイズでもより多概能のハイブリッド1Cが提 供できる。


### 4. 図面の簡単な説明


第1図は従来のハイブリッドICの一例を示 す要部斜視図、第2図は本発明の一例を示す要 部斜視団、第3団は第2団のハイブリッドIC の製造工程例を示す平面工程図である。

(5) ----基板、 (7) 、 (7a) ~ (7k) ----半 導体ペレット。

特許出顧人 関西日本電気株式会社 代 理 人 ÌI ÌΙ







剪3図 (♂)

